從天線接收的微弱信號(hào)由處于射頻接收機(jī)前端的放大器進(jìn)行放大，因此要求該放大器具有一定的增益和較小的噪聲系數(shù)。
本文借助Agilent公司的射頻電路設(shè)計(jì)軟件ADS(Advanced Design System)進(jìn)行輔助設(shè)計(jì)一款高增益低噪聲放大器(LNA)，并對(duì)其進(jìn)行了仿真驗(yàn)證。
1 射頻放大器的組成
單級(jí)射頻放大器的組成如圖1所示，包括射頻晶體管放大電路和輸入、輸出匹配網(wǎng)絡(luò)三部分。
2 射頻放大器的設(shè)計(jì)
2．1 晶體管的選擇
選擇好晶體管器件對(duì)低噪聲放大器的設(shè)計(jì)至關(guān)重要。
根據(jù)工作頻率、增益和噪聲系數(shù)等指標(biāo)要求，同時(shí)考慮到設(shè)計(jì)、仿真時(shí)便于得到相應(yīng)的元器件模型，最終選用Avago公司的高電子遷移率晶體管(E-PHEMT)ATF-58143來進(jìn)行設(shè)計(jì)(可以在Avago公司的網(wǎng)站上下載到ATF-58143的元件模型)。
2．2 偏置電路的設(shè)計(jì)
設(shè)計(jì)LNA首先需要確定靜態(tài)工作點(diǎn)，利用ADS中的“DC_FET_T”的模板可以很方便地仿真出其輸出特性曲線。再參考ATF-58143的datash eet，可以確定當(dāng)Vds=3 V，Ids=35 mA時(shí)，各項(xiàng)設(shè)計(jì)指標(biāo)滿足要求。
確定靜態(tài)工作點(diǎn)后，就要確定偏置電路的形式和參數(shù)。不需人工計(jì)算，借助ADS中的設(shè)計(jì)向?qū)Чぞ?DesignGuide→Amplifier→Tools→ Transistor Bias Utility)可以輕易完成。因?yàn)锳DS所提供的元件數(shù)值是非標(biāo)稱的，所以需要設(shè)計(jì)者用與ADS提供的數(shù)值接近的標(biāo)稱元件進(jìn)行替代。偏置電路及各點(diǎn)靜態(tài)參數(shù)如圖2所示。
2．3 穩(wěn)定性分析及改善
晶體管絕對(duì)穩(wěn)定的條件是K>1，|△|<1。其中：
如果這兩個(gè)條件不能同時(shí)得到滿足，電路將存在潛在的不穩(wěn)定和振蕩的可能。對(duì)上述偏置條件下的晶體管進(jìn)行穩(wěn)定性仿真分析發(fā)現(xiàn)，在要求的工作頻段內(nèi)其穩(wěn)定系數(shù)K<1，不滿足絕對(duì)穩(wěn)定的條件。
通過引入負(fù)反饋的方式可以改善電路的穩(wěn)定性，同時(shí)也能夠拓展工作帶寬。在輸出端和輸入端之間串聯(lián)RC電路引入負(fù)反饋，其中的R需要滿足條件：
同時(shí)在兩個(gè)源極加上小的電感引入負(fù)反饋進(jìn)一步改善穩(wěn)定性，該電感的值需反復(fù)調(diào)節(jié)后方能確定。
對(duì)引入負(fù)反饋后的電路再次仿真，其工作頻帶內(nèi)穩(wěn)定系數(shù)K>1，滿足絕對(duì)穩(wěn)定條件。
2．4 最小噪聲系數(shù)的輸入匹配電路設(shè)計(jì)，最大增益的輸出匹配電路設(shè)計(jì)
如果輸入匹配電路和輸出匹配電路使射頻器件的輸入阻抗Zin和輸出阻抗Zout都轉(zhuǎn)換到標(biāo)準(zhǔn)系統(tǒng)阻抗Zo，即Zin=Zo，Zout=Zo(或，如圖1所示)就可使器件的傳輸增益最高。但輸入、輸出匹配時(shí)，噪聲并非最佳。當(dāng)ΓS=Γopt時(shí)，可以得最小的噪聲系數(shù)。
利用ADS可以很方便地繪制出等功率增益圓和等噪聲系數(shù)圓，如圖3所示。從圖中可以看出，如果從m2點(diǎn)匹配到標(biāo)準(zhǔn)系統(tǒng)阻抗，將可以使電路獲得最大的增益；如果從m3點(diǎn)匹配到標(biāo)準(zhǔn)系統(tǒng)阻抗，將可獲得最小的噪聲系數(shù)。顯然最大增益和最小噪聲系數(shù)不可同時(shí)得到。對(duì)于低噪聲放大器，首要的是考慮最小噪聲系數(shù)，因此對(duì)m3點(diǎn)進(jìn)行匹配。借用ADS的自帶工具“Smith Chart Utility Tool”進(jìn)行，只要在其中設(shè)置好頻率、源阻抗和目標(biāo)阻抗值，就可以設(shè)計(jì)出所需要的輸入匹配電路。
在輸入端匹配完成以后，在原理圖中加入阻抗測(cè)量控件測(cè)出輸出阻抗，再次使用“Smith Chart Utility Tool”將輸出阻抗匹配到標(biāo)準(zhǔn)系統(tǒng)阻抗，就可得到最大增益的輸出匹配電路。
當(dāng)輸出端的匹配完成后，因?yàn)楦淖兞藦妮斎攵讼蚶锟吹牡刃ё杩筞in，輸入端的回波損耗會(huì)變差。為此，可以采用優(yōu)化控件對(duì)輸入端和輸出端的匹配電路進(jìn)行同時(shí)的優(yōu)化改進(jìn)，也可以使用Tunig工具進(jìn)行調(diào)節(jié)。
2．5 最終電路及仿真結(jié)果分析
匹配及優(yōu)化后的電路如圖4所示，電路中各元件的作用分別是：C6、L6是輸入匹配電路；C7、L7是輸出匹配電路；L1、L5、C3、R5是反饋元件；L3、L4是扼流電感；C4、C5是隔直耦合電容；C1、C2是旁路電容。
需要說明的是，反饋電感L1、L5和匹配電路中的元件C6、L6、C7、L7等因?yàn)閿?shù)值較小，在工程中常用微帶線來代替。
仿真結(jié)果如圖5所示。其工作帶寬達(dá)500 MHz，中心頻率處增益接近20 dB，輸入輸出反射損耗小于-10 dB，噪聲系數(shù)小于0．5 dB，穩(wěn)定系數(shù)大于1。如果斷開反饋電路后再次仿真，會(huì)發(fā)現(xiàn)增益有所加大，但穩(wěn)定系數(shù)將小于1，放大電路將不能正常工作。
3 結(jié)論
通過射頻低噪聲放大器的設(shè)計(jì)與仿真，可以看到使用ADS輔助設(shè)計(jì)電路，理論計(jì)算簡單，設(shè)計(jì)過程快速，參數(shù)修改容易，驗(yàn)證方便，縮短了設(shè)計(jì)周期，提高了設(shè)計(jì)精度，在工程中具有實(shí)用價(jià)值。
